This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Requested Patent

JP59194460A

Title:

SEMICONDUCTOR DEVICE;

Abstracted Patent

JP59194460:

Publication Date:

1984-11-05:

Inventor(s):

HATADA KENZOU; others: 03;

Applicant(s):

MATSUSHITA DENKI SANGYO KK;

Application Number:

JP19830068716 19830418;

Priority Number(s):

IPC Classification:

H01L23/52; H01L21/66;

Equivalents:

ABSTRACT:

PURPOSE:To mount a plurality of semiconductor elements formed with electrode terminals at the end faces in a high density by laminating the elements, and forming connecting wirings between the terminals at the end face regions of the elements, thereby increasing the mounting elements per unit volume.

CONSTITUTION: Electrode terminals 30 are formed of low melting point metal on the end faces of a plurality of semiconductor elements 30, which are superposed to each other to form a circuit block 32. The entire shape of the superposed elements 30 is formed in a rectangular prism, and a plurality of electrode terminals 31 are formed on the same surfaces of the four end faces of the elements 30. A connector for connecting between the electrode terminals 31 of a plurality of semiconductor elements is formed with an electrode region 34 at the positions corresponding to the terminals 31 formed at the four end faces of the elements 30, for example, on a flexible film 33.

(3) 日本国特許庁 (JP)

10特許出願公開

⑫公開特許公報(A)

昭59-194460

f) Int. Cl.³H 01 L 23/52 21/66 識別記号

庁内整理番号 6428--5F 6851--5F 磁公開 昭和59年(1984)11月5日

発明の数 2 審査請求 未請求

(全 10 頁)

60半導体装置

创特

顧 昭58-68716

②出 願 昭58(1983) 4 月18日

@発明者 畑田賢造

門真市大字門真1006番地松下電

器産業株式会社内

⑫発 明 者 近藤修司

門真市大字門真1006番地松下電

器産業株式会社内

⑫発 明 者 高橋弘

門真市大字門真1006番地松下電

器産業株式会社内

@発 明 者 平井稔

門真市大字門真1006番地松下電

器産業株式会社内

切出 願 人 松下電器産業株式会社

門真市大字門真1006番地

四代 理 人 弁理士 中尾敏男

外1名

明期四十二

1 、発明の名称 半導体装置

- 2、特許請求の範囲
 - (1) מ面に電極端子の形成された半導体素子が複数個機層され、かつ前記素子の端面領域で前記電極端子間の接続配線を形成したことを特徴とする半導体装置。
 - (2) 秩居された半導体素子群の端面の電極端子間 が金属細線で接続されたことを特徴とする特許 請求の範囲第1項記載の半導体装置。
 - (3) 積層された半導体素子群の端面の電極端子間 が蒸着配線で接続されてたる特許請求の範囲第 1 項記載の半導体装置。
 - (4) 少なくとも表面が絶縁物質よりなる枠体の一 主面上で電極路子の一端が前記枠体の内方向に 突出し、かつ前記突出した電極路子と半導体素 子上の電極が接合され、かつ前記電極端子の他 端が前記枠体の医器を越えて前記枠体の衝壁に 接着固定された構造体を積層してなる特許請求

の範囲第1項記載の半導体装置。

- (6) 半導体素子上の電極にその一端が接合されている電極端子ル他端が、前配半導体素子の周線を越えて側面に折り曲げられ、前記側面部で接着・固定された構造体を積層してなる特許請求の範囲第1項記載の半導体装置。
- (6) 端面に電極端子の形成された半導体素子が複数個積層され、かつ前記半導体素子群の端面電極端子と一致した電極部分を有する導体配線の形成された配線基板により前記半導体素子の所定の端面電極端子が相互配線されたことを特徴とする半導体装置。
- で 配款基板が多層の絶縁性基板であることを特徴とする特許請求の範囲第6項記載の半導体装置。
- (B) 配接基板がフレキンプルフィルムであること を特徴とする特許請求の範囲第6項記載の半導 体装置。
- 3、発明の詳細な説明 産業上の利用分野

本発明は半導体条積回路の実装、特に立体的な 実装形態に関するものである。

従来例の構成とその問題点

半導体集積回路の高密度実装に関しては、従来から平面的にその実装密度を上げる方法がとられて来たが、それも限度があるため、近年三次元実 装への展開が考えられるようになって来た。以下、 従来例を第1回及び第2回に沿って説明する。

第1 図にかいて、1 は基板、2 は導体配線、3、3 は半導体素子、4 は上下の導体配線を接続するはかの第1 のスタッド、5 は熟可塑性関脂、6 はは第1 の蒸着導体配線、7 は第2 のスタッド、8 は中導体素子、9 は第2 の熱可塑性関脂、1 0 には第2 の無着導体配線である。第1 図の構造にではまる。第1 図の構造を配ける。以下にその製造医を配けるにはまる。2 でんだが、以下にその関係を設ける。スタッドを形成する。次に所定の位置に半導体を記録を接続する。こので上面は近近に近近の半導体を用いる。ついて上面は近の半導体を用いる。ついて上面は

可塑性部脂シート5を加熱圧接した後スタッド上及び半導体素子の電極上にコンタクトホールを形成する。最後にCI-CD等を蒸着し、導体配額6を形成して第1層の実装が終了する。さらに、この上に第1層と同じ工程を繰り返して第2層が、さらに同様にして第3層、第4層を形成する。次に、第2の従来側を第2層になって

次に、第2の従来例を第2図に沿って説明のか、12世来のでは、12世界1のか、15世界のでは、12世界が1のが、15世界がは、10世界が大大は第1の総をが、15世界が大大は、16世界が大大は、16世界が大大は、16世界が大大は、16世界が大大は、16世界が大大な、16世界が、16世界が、16世界が大大な、16世界が大大な、16世界が、16世界が、16世界が、16世界が大大な、16世界が、16世界が、16世界が、16世界が、16世界が、16世界が、16世界が大大な、16年末の大大な、16年末の大大な、16年末の大大な、16

造体を前記第一の実装構造体に重されて接着する。 とのようにして得られた構造体において蒸着導体 配顔同志を何らかの方法で接続しようとするもの である。

以上の2例はいずれも半導体素子を搭載した基 板を重されるか、もしくは同様の構造化したもの である。特に第1の従来例では次々に半導体素子 の単位で重されて行くことになるが、半導体素子 の状態では充分なる動作テストができないため、 総合歩留りは極めて低いものとなる。例えば、半 導体素子歩留りが95多のものを10素子この方 法で搭載した時、最終歩留りは60多になり実用 的とは含えない。

一方、第2の例は第1の構造体として検査できるが、第1の構造体を作るに戻して第1の従来例と同じ問題が残る土、第1,第2の構造体を接続する方策がない。いずれも半導体素子は単体で扱われるため実装の高密度化の点から含えば、不充分を技術であり、今後の本格的な三次元実装のためには半導体素子状態で積み重されて行く方策が

必要とされる。

発明の目的

本発明はかかる従来の問題に盛み、単一の半導体素子のレベルで充分機能検査することが可能であり、かつ半導体素子そのものを立体的に積層した従来に例のない構造体を提供することを目的とする。

発明の構成

本発明は韓面方向に電極端子が形成された半導体素子を複数個板層し、前記電極端子間を接続することにより従来得られなかった三次元高密度実 装を可能とするものである。

実施例の説明

以下に本発明の構造体に関する実施例、端面方向に電極端子が形成された半導体素子の構成例、 扱用された構造体の電極相互接続の構成例、及び 代表的な製造法の一例を述べる。

第3図,第4図で本発明による構造体の実施例を説明する。複数の半導体素子30の建図に低融 点金属で電便菓子3.1が設けられ、前記半導体素

子30は互いに重さね合わされ1個の回路プロッ ク32を形成している。前記半導体業子30の重 さね合わされる数は、5~100枚程度(第3図 では5枚)であって直さね合わせ後の全体の厚み、 および重量を軽減させるために名々の半導体虫子 の厚さは100μm前後に研磨される。重され合 わされた半導体素子30の全体の形状は丁度キャ ラメル状の四角形をしており、半導体素子30の 四端面の同一面上に各々の電極端子31が複数個 形成されている。前記複数の半導体素子の電極端 子31間をつなぐ接続体は例えばフレキシブルフ ィルム33上に半導体素子30の四端面に形成さ れた各々の電極端子31と対応する位置に電極額 域34が形成されている。前記電極領域34はフ レキシブルフィルム33上の金属膜を蝕刻して形 成されたパターンより成り、電極領域34間を相 互に電気的に配線接続した構造となっている。更 に、前記電極領域34は前記フレキシブルフィル ム33を貫通し、スルーホールでもって形成して もよい。この場合前記スルーホールは前記各々の

半導体架子の電極端子31が位置するか、もしく は嵌合するよう形成する。

フレキシブルフィルム33の全体形状は第4図 に示す形状で、前記重さね合せた半導体数子30 全体を包含し、かつ、フレキシブルフィルム33 上に設けた電極領域34と合致するものである。 外部基板と接続するためのコード端子35は半導 体素子30の電極端子が形成されていない面、即 ち、半導体素子の主面又は裏面に対する面より導 出される。との場合は導出すべき部分に電極とな る突起もしくはピン状端子35を設けて相手の外 部基板との接続を容易ならしめるもので良い。更 に又重さね合わせた半導体素子間の接続をするた めの部材としてこれまで、フレキシブルフィルム の例で述べてきたが、特にこれにこだわるもので はない。例えば、厚い配線益板もしくはセラミッ ク基板に、前記した重さね合わせた半導体素子の 電便端子と対応する電極領域と相互配線を施せば 良い。前記フレキシプルフィルム33で半導体虫 子を包含し電極同志を接続した後、第4図に示す

枠体36に挿入し機械的保護を行なわしめる構成 でもよい。

次に本発明の構造体に使用する半導体素子の構 広例について述べる。

く半導体素子 例1)

号を付した。

く半導体業子 例2)

第7図の例は電極端子61から延在した電極端子61 Aが耐熱性樹脂60に設けられたスルーホール導体により形成される構成である。スルーホール部を切断することにより第7図の構造が得られる。

く半導体素子 例3>

第8図に示した実施例もTAB方式を用いたものであるが、電便第子61が耐熱性機脂60の側面にまで折り曲げられた構造である。電極端子61Bの長さは端面に少し曲がり込んだ程度で充分である。

く半導体素子 例4)

第9区に示した例は、半導体案子62の側面に 電極端子61が曲げられているが、半導体案子の 質面は絶縁性機能64で保護されてかり、電極端 子61と半導体素子62の短絶を防止している。 この場合、金属1層のフィルムキャリャを用いた TAB方式が利用できる。

く半導体素子 例 5)

第10図の例は第9区と同じ構造となっているが、この場合は電極端子61が半導件素子62の 側面に接着剤65で絶縁を兼ねて接着されている。 本例では半導体素子の偶面を予かじめ絶縁処理することをく、電極端子61と半導体素子62の短 絡を防止することができる。

〈半導体素子 例6〉

第11区の例は半導体素子62の電極63からの電極端子61が金属箱(例えば Aℓ, Cu, Au)1 層からなるテーブキャリャを用いた場合である。 この例では、外部への接接用に電極端子の一部が 厚くなっており、この部分は接着列65で半導体 素子の側面に接着される。電極端子の厚さは、半 導体素子に接合する領域で数10μm,その他の 部分は100μm~数100μm程度が良い。

次に半導体集子の秩厝、電極相互接続の例について述べる。

く秩居構造 例1)

第12回,第13回は前述した〈半導体集子例1

部分に形成された半導体素子積層プロックができる。

また他の構造として、上述のパンプ電極がメッキ法により形成された構造のものでもよい。即ち半導体素子積層プロックの電極選子93萬出部位に対し、電気伝導度の汚れた金属材料を選択的にメッキ処理を施とすことにより、前述の場合と同様に、同部位にはメッキによるパンプ電極98が構成され、第15回の如くその周辺部に電極パンプを有する半導体積層プロックが構成される。

また、第14図の如く秩層された構造体の樹脂 部をエッチング(例えば酸素プラズマエッチング) し、機部の機脂部を選択的に数10 μ m 一数1 ∞ μ m 例りとることにより、第16図の如く電極端 子を突出させることができる。

次に電極相互接続の例について述べる。 〈電極相互接続 例1〉

本例は第17図の如く、半導体素子段層プロックの四囲の各辺、即ち電極端子93の熔断面が露呈している各面に対し、電気伝導度の良い金属材

一6)即ち、端面方向に電極第子93を形成した 中導体素子91を複数個質層した構造を示す93 を有する。即ち、その端面方向に電極第子のに電極第子のに電極第子のに電極第子のに電極第子のは基板96上によりを有する半導体素子のは基板96上によりまる。 を有する半導体素子のは基板96上によりである。 を有するが、全体としておれてなる。 また、その時、立方体に対策をは対する。 また、その時、立方体に対策をは対する。 は第14回に側面図を示す如く、絶縁性関係 95及び耐熱性関筋92に囲せれて、電路出した状態の 93の端断面部が整列配置した状態で露出した構造が得られる。

次化、電極端子端部の処理の例について第 1 5 図、第 1 6 図に沿って説明する。

第14図の如く、四囲の各辺に電極端子93の 嬉断面が罵出している半導体素子積層プロックを、 品融半田槽に短時間表演することに依り、電極材 93の熔断面部位には半田金属が結発する。即ち 第16図に示す如く厚さ数10μm~数100μm の所謂半田パンプ98が、すべての電極端子93

料を蒸笼或はメッキ処理等により、数μm~数 10 μm の厚みで形成し、しかる後ホトプロセスに依 り、積層形成した半導体条子群の電極端子93間 を相互に結合する配線パターン89を形成した構 造のものである。

く電極相互接続 例2)

本例は積層した半導体素子群それぞれの端断面が露呈している電極端子93 化対し、電極端子93 相互間を電気的に接続する場合に、第18 図の如くワイヤーポンデング法に依り、電極端子93 間を Au 或は At 細線100 に依り結解したものである。

また相互に結정した電極或は単独の電極と外部 枠体の電極(図示せず)との結合は、同図の如く 半導体素子の秩度プロック形成時に電極端子専用 歴1,01を同時に秩度し、同専用層が形成する電 種金属の強断面部位102を用いて接続する。

以上述べた如く秩層した場合、熱放散が問題と なる。この問題を解決するために秩層構造の中間 に放熱板を挿入する構造を第19回に示した。 本例第19図は消費電力の大きい半導体素子を 積層形成して構成する半導体素子群の放熱性の向 上を図った構造である。

即う半導体系子を核磨形成するに当り、第19 図の斜視図の如く、数層間隔で半導体素子の裏面 部位に金属薄板或は熱伝導性の良好な材料からな る放熱薄板103を同時に積層した構造であり、 同放熱用薄板は第19図の様にその一方が秩層プロックの外部まで延長しており、同延長部位に放 熱効果を有した構造のものである。

次に本発明の製造方法例について述べる。 〈製造方法例 1 〉

第20図は概略を示す断面図であるが、必要な 場合、同様の方法により四面同時に行なりととも できる。

取され合わせた半導体素子30の電極端子31 とフレキシブルフィルム33の電板領域34を位 置合せし、四端面より38の方向に加熱加圧する。 とれにより、半導体素子30の電極材料である低 舩点金属は溶解し、機械的及び電気的に接続が完

く製造方法例 2)

第22図に示す如く、枠体36に前記フレキシブルフィルム33を挿入し、次いで重さね合わせた半導体素子を挿入し(第22図b)、枠件36全体を加熱すれば、半導体素子の電極端子とフレキシブルフィルム上の電極領域の低融点金属は溶融し、半導体素子路面に形成した電極端子30と

フレキシブルフィルム3.3の電極領域31とが接続される。この様な製造方法においては枠休36を用いて枠件36の中にフレキシブルフィルム33と重さな合わせた半導体累子30とを挿入し、一度に熱処理するために、工程が簡単で個々の電極同志の位置合せが容易となる。

く製造方法例 3〉

更に改良された方法として第24図に示す如く 多層配線基板41で予かじめ匹角の枠件を形成し、 半導体素子溶面の電極選子と扱する電極領域が内 餌になる様にしておき(第24図 a)、重さね合 わせた半導体素子30を挿入し、加熱すれば半導 体果子の電極端子と多層配線基板電極領域との接 続が筆しく容易にできるものである。(第24図 b)

発明の効果

本発明の場合、100 μm の半導体案子を互い に重さね合わせ、秩序構造にし、前記半導体業子 の端面方向に電極端子を導出するとともに、前記 端面領域で前記電極端子間の相互の配線接続を実 施している。

このために①単位体級当りの実装半導体案子が多く、高密度実装が行なえる構造である。例えば半導体素子の厚さを100 μm として、20個の半導体素子を積層にしてもわずか2取の厚さで各半導体素子の層間の貼りつけ用樹脂を考慮してもたかだか2.5 型の厚さと非常に薄くかつ、高密度

に実装できるものである。

②また、各半導体素子の電極端子が端面方向に 導出され、端面領域内で相互に接続されるから、 配額長が奢しく短かい。例えば前述した例の如く 20個の半導体素子を積層にした場合でもカナか 2.5 皿の配額長で処理できるため配額抵抗が小さ く、メモリーICやあるいは高周波IC等の高速 化をさまたげる事がない。

③本発明の場合、半導体素子からの電極端子が 端面方向に導出されてれを重さわ合わせた構造で あるから、不必要な支持体等が全くない。このた め半導体装置全体を軽くする事ができる。

の又、本発明は半導体素子を重さわ合わせ積層する構造であるから、従来の如く平面に並べる方式に比べ、巻しく小面積である。

⑤すでに述べた如く、半導体素子の電極端子を 形成する段階において例えばフィルムキャリキの リート端子に半導体素子をインナーリート接続し しかるのちフィルム上でファンアクトしたリード 端子の部分で電気的にあらかじめ、 翻定検査する


海体素子、63……突起電極、65……接着剤、 91……半海体案子、92……耐熱性供脂、93 ……電極端子、94……スペーサー、95……絶 緑性樹脂材料、96……落板、98……端面の電 便、98……相互接続配線、100……金属細線、 103……放熱板。

代理人の氏名 弁理士 中 尾 緻 男 ほか1名

ことができる。したがって前記半導体素子を検悟 する段階においては、完全に検査された良品のみ を用いることができ、従来の如く単にウェハーの 段階で検査を施した半導体素子に比べ半導体装置 としての歩窗りが著しく高いものである。

4、図面の簡単な説明

30……半導体素子、31……電極端子、33 ……フレキシフルフィルム、35……ピン、36 ……砕体、41……多層差板、42……電極、60 ……耐熱性樹脂、61……電極端子、62……半



数 2 間







表 3 69





第 4 億







第 5 図









第24 🛭



